《嵌入式系统原理与设计》课程复习大纲

第一章、 嵌入式系统概述1、
了解什么是嵌入式系统2、
掌握嵌入式系统与通用计算机系统的区别3、
掌握嵌入式系统的组成4、
掌握嵌入式处理器常见的种类5、
了解嵌入式系统的发展趋势

第二章、

嵌入式处理器体系结构1、

了解当今流行的几种嵌入式处理器内核2、

掌握ARM微处理器结构3、

掌握ARM处理器的工作模式和工作状态及其之间的切换4、

掌握ARM处理器内部寄存器组5、

了解ARM存储器组织，6、

掌握ARM处理器的异常向量地址、异常向量中断，掌握异常入口/出口及进入异常和退出异常过程，能读懂相关程序7、

了解ARM流水线技术

第三章、

典型嵌入式处理器1、了解嵌入式微处理器S3C44B0X的体系结构和引脚信息，2、了解WTD、脉宽调制器(PWM)、I2C接口...

>> 阅读全文

参考程序.rar

>> 阅读全文

作为过来人思前想后，我感到完全有责任将发自心底的感受传递给年轻一代。您们千万不要等到毕业求职时才觉得自己能力太差，世界上从来就没有后悔药。当然，如果您现在看了我写的这篇文章可能还不算晚，因为您还有机会在以后的岁月里奋起直追——“亡羊补牢，尤未为晚”。对于现在刚进入大学的学生，您应该更加珍...

>> 阅读全文

嵌入式开发人才短缺，嵌入式应用未来前景中国软件行业协会嵌入式系统分会副理事长王凯煌：嵌入式系统是公认的当前最有发展前途的IT应用领域之一，手机、PDA、电子字典、可视电话、游戏机的嵌入式系统，属于我国大力发展的智力密集型产业。而据上海海同教育机构等多个权威部门联合统计指出，我国目前嵌入式软件人才缺口每年为50万人左右，仅在上海缺口就达到近10万。由于这一领域较新，目前发展太快，掌握新技术的嵌入式人才显得格外稀缺，因此市场将提供非常乐观的就业机会和就业前景。




就目前手机、MP3等电子产品的发展趋势来看，未来电子产品的硬件利润趋薄，软件和服务是提升产品利润的主要途径，在这点上，本土嵌入式开发人员还需要经验积累。





与人们的生活息息相关的嵌入式系统，虽然体积不大但是商机无限。在中国国际嵌入式大会上传出最新消息，按照目前的发展速度，中国嵌入式软件产业规模到今年年底行业产值将逼近二千五百亿元人民币。
在我们的生活中，嵌入式系统无处不在。从日常使用的手机、MP...

>> 阅读全文

程序中段的使用示例






本小节使用简单的例子，说明C语言中变量和段的对应关系。C语言程序中的全局区（静态区），实际对应着下述几个段：?
只读数据段：RO Data?
读写数据段：RW Data?
未初始化数据段：BSS Data






一般来说，直接定义的全局变量在未初始化数据区，如果该变量有初始化则是在已初始化数据区（RW Data），加上const修饰符将放置在只读区域（RO Data）。示例1：const char ro[]={"this is readonly data"};
/* 只读数据段 */static char rw1[]={"this is global readwrite data"};
























>> 阅读全文

0323次作业存在的问题：
这次作业与0319次作业第二题类似，可以用相同的方法设计，只是检测是3个以上连续的零序列信号 具体参看下面同学的设计：方法一：LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_arith.all;USE ieee.std_logic_unsigned.all;-----------------------------------------ENTITY tinglmov1 IS
PORT (clk,reset:IN std_logic;





din


: IN

std_logic;--按键信号





dout

: OUT std_logic);--键盘扫描输出信号END tinglmov1;ARCHITECTURE RTL OF tinglmov1 IStype state is (s0,s1,s2,s3);signal c_state,n_state:state;begin reg:PROCESS(reset,clk)


BEGIN


if reset = ''''''''1'''''''' then





c_state
&l...

>> 阅读全文

0319次作业存在的问题：1、第一题普遍做的不错，少数同学认为该状态机是mealy状态机2、第二题是连续三个或三个以上1的的检测器，部分同学设计的程序是连续两个或两个以上1的的检测器具体参看下面同学的设计：第一题1、该状态机为moore型状态机，输出数据out_a和输入In_a没有直接逻辑关系，out_a是时钟clk的同步时序逻辑。2、Library ieee;Use ieee.std_logic_1164.all;Entity mooreb is





Port (clk, reset : in std_logic;



























In_a : in std_logic_vector (1 downto 0);












&...

>> 阅读全文

作业模板（0402）.rar

>> 阅读全文

请大家认真核对，如有问题，请大家以对本帖发表评论的方式告知
按学生统计的历次作业提交情况报表( 生成日期:2009年04月01日 19点08分 )






提交作业共:
507 份






提交作业的学生共: 68 人学号和姓名


布置作业时间
是否有效





附件名称















提交时间041203083陈水波 [2/3]


0226






√
041203083陈水波_0226.doc

<...

>> 阅读全文

作业模板（0326）.rar

>> 阅读全文

作业模板（0323）.rar

>> 阅读全文

0316次作业存在的问题：1、第一题不是3分频，是6分频2、第二题占空比不可调
具体参看下面同学的设计：第一题library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fp3 is port( clk:in std_logic;



clkout:out std_logic);end fp3;ARCHITECTURE RT of fp3 ISSIGNAL p,q:STD_LOGIC_VECTOR(1 downto 0);BEGIN
PROCESS(clk)
BEGIN



if clk=''''1'''' and clk''''event then













if p ="10" then

















p






>> 阅读全文

0312次作业存在的问题：1、第二题以应该只有一个输出端口2、第二题中se没有用到
具体参看下面同学的设计：第一题：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity general_decoder is generic(sel_size:integer:=3;






out_size:integer:=8);port(sel:in std_logic_vector(sel_size-1 downto 0);



en:in std_logic;



y:out std_logic_vector(out_size-1 downto 0));end general_decoder;ARCHITECTURE RT of general_decoder ISBEGIN
PROCESS(SEL,en)
BEGIN


y''''1'''');


for i IN y''''range loop



if (en=''''1'''' and (conv_integer(sel))=i)then









&l...

>> 阅读全文

作业模板（0319）.rar

>> 阅读全文

作业模板（0316）.rar

>> 阅读全文

0309次作业存在的问题1、
第一题是译码器，不需要时钟2、
第二题要求用IF语句和CASE语句具体参看下面同学的设计：第一题：library IEEE;use IEEE.std_logic_1164.all;entity xdeled is


port (






d_in: in STD_LOGIC_VECTOR (3 downto 0);






a: out STD_LOGIC;






b: out STD_LOGIC;






c: out STD_LOGIC;






d: out STD_LOGIC;






e: out STD_LOGIC;






f: out STD_LOGIC;

>> 阅读全文

0305次作业存在的问题：1、第一题是要求设计一个循环左移寄存器，很多同学没有用到时钟。2、直接调用shift就可以了，不需要将shift再写一遍。3、第二题要求的是两个并行语句，很多同学只用了一条语句，且没有使能端。具体参看下面同学的设计：第一题LIBRARY IEEE;LIBRARY WORK;USE IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;USE WORK.CPA.ALL;ENTITY bsr8 IS

PORT( din:IN STD_LOGIC_VECTOR(7 DOWNTO 0);







s:IN STD_LOGIC_VECTOR(2 DOWNTO 0);







clk,enb:IN STD_LOGIC;







dout:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END bsr8;
ARCHITECTURE rtl OF bsr8 ISBEGIN



PROCESS(clk,s,enb,din)

BEGIN


>> 阅读全文

作业模板（0312）.rar

>> 阅读全文

作业模板（0309）.rar

>> 阅读全文